دانلود مقاله جمع کننده‌های SET

اختصاصی از فی بوو دانلود مقاله جمع کننده‌های SET دانلود با لینک مستقیم و پر سرعت .

در این قسمت چند جمع کننده SET ارائه می‌گردد و این جمع کننده‌ها از نظر فاکتورهایی چون تاخیر و توان مصرفی با یکدیگر مقایسه خواهند شد. در نهایت یک جمع کننده دیگر که با استفاده از SET خازنی طراحی شده نیز ارائه خواهد شد.
تکنولوژی SET را می‌توان با استفاده از در مزیت بارز آن یعنی خاصیت فشرده‌سازی فوق‌العاده زیاد آن و توان مصرفی بسیار کم از دیگر تکنولوژی‌ها متمایز کرد. یکی از مواردی که در مطالعات مربوط به SET مورد توجه می‌باشد طراحی جمع‌کننده‌های SET می‌باشد که در نهایت طراحی‌های متفاوتی برای جمع کننده‌ها پیشنهاد می‌شود. این تفاوتها از نظر چگونگی عملکرد تعداد عناصر پایه می‌باشند.
در سال Iwamura, 1996 یک جمع کننده SET را با استفاده از تابع اکثریت معرفی کرد. این تابع اکثریت براساس معکوس کننده SET که توسط Tucker پیشنهاد شده است عمل می‌کند. جمع‌کننده مذکور شامل سه گیت اکثریت دو معکوس کننده می‌باشد شکل (1-a) رقم نقلی C0 توسط یکی از گیتهای اکثریت و یکی از معکوس کننده‌ها تولید می‌شود. حاصل جمع S نیز از ترکیب بقیه گیتها حاصل می‌شود. گیت اکثریت شامل یک آرایه از خازنهای ورودی است و به دنبال آن یک معکوس کننده برای آستانه‌سازی.
بعداً این ساختار توسط oya با استفاده از SEB به جای معکوس کننده پیشنهاد شد که با سه سیگنال کنترلی Q1,Q2,Q3 عمل می‌کرد. هسته اصلی این طراحی شامل سه گیت اکثریت می‌باشد و چهار گیت دیگر به عنوان تاخیرکننده یا بازهای fan-out عمل می‌کنند. با استفاده از این طرح تعداد اتصالات Tonneling و تعداد خازنها کم خواهد شد. در شکل (1-b) یک گیت اکثریت سه ورودی بر مبنای SEB در اتصالی ساخته شده است.
برای استفاده از این ابزار به عنوان یک گیت اکثریت، Q یک پالس ساعت پله‌ای خواهد بود که در ابتدا یک ولتاژ تحریک (60mv) را اعمال خواهد کرد و بعد از آن یک ولتاژ نگهدارنده (40mv) را اعمال می‌کند. از یک ساعت سه فاز نیز برای کنترل جهت انتشار سیگنال استفاده می‌شود. در این طراحی تا قید رقم نقلی I/3 یک دوره ساعت و تاخیر حاصل جمع یک دوره ساعت خواهد بود.
طرح بعدی براساس منطق ترانزیستورهای گذار است (1-C). این سیستم شامل در زیر سیستم است که هر کدام شامل یک گیت XOR دو ورودی است که با SET ساخته شده است. SET زمانی روشن است که یکی از ورودیها high باشد و خاموش است اگر هر دو ورودی high یا low باشد. مدار سمت چپ پیاده‌سازی که (a+b).ci است و مدار سمت راست (a+b)’.ci است و نتیجه در نهایت a+b+c خواهد بود. در این مدار، تولید رقم نقلی پیچیده‌تر از دو مدار قبلی است.
طرح چهارم براساس گیتهای منطق آستانه می‌باشد که از اتصالات تک الکترونی استفاده می‌شود. این طرح توسط cotofana و vassiliadis در سال 2002 پیشنهاد شده است. طراحی مذکور شامل دو گیت منطق آستانه است که هرکدام یک بافر نیز دارند. حاصلجمع با استفاده از TLG با اوزان (1,1,1,-2) و رقم نقلی خروجی با استفاده از یک گیت اکثریت بدست خواهد آمد. مزیت اصلی این طرح امکان انتقال یک الکترون از طریق اتصال و توانایی پیاده‌سازی ارزان منفی می‌باشد. عیب اصلی آن نیز استفاده از بافر برای هر TLG به منظور جلوگیری از اثر دوطرفه می‌باشد.
یک طرح جدید دیگر تیز ارائه می‌شود که شباهت زیادی به maj-set دارد. این طرح سه گیت اکثریت و دو معکوس کننده را به دو TLG کاهش می‌دهد. پیاده‌سازی TLG شبیه به Maj است با این تفاوت که تعداد خازنها در TLG چهار عدد خواهد بود.
بعد از انجام شبیه‌سازی با پارامترهای مربوط به هرکدام جمع کننده‌ها و در دمای T=0K و سیگنالهای Ci=0، b=1 و a بین (1,0) که این سویچینگ هر 10ns اتفاق می‌افتند، نتایج به ترتیب زیر بدست آمده است.
شکل خروجی S برای همه جمع‌کننده‌ها در زیر نشان داده شده است، با مطالعه این نمودارها دو نکته قابل تشخیص است.
1ـ خروجی Maj-SEB نامنظم است و به صورت دو پله‌ای خواهد بود که به دلیل دوپله‌ای بودن سایت است که برای کنترل FA استفاده می‌شود.
2ـ خروجی PTL-FA نسبت به ورودی آن دارای swing کوچکی خواهد بود، به عبارت دیگر swing خروجی 15mv است در حالی که swing ورودی 25mv خواهد بود.
تا کنون راهکارهای متفاوتی برای کوچکتر کردن مقیاس MOSFETها ارائه شده است. از طرفی روشهای ساخت گوناگونی برای CMOS نیز ارائه شده است تا بتوان مقیاس ساخت را به حدود نانومتر نزدیک کرد که تا اندازه 10nm گزارش شده است. اما مشکلات گوناگونی برای این عمل وجود دارد از جمله 1ـ محدودیتهای الکترواستاتیک 2ـ تونلینگ سورس به درین 3ـ حرکت ناتلسا 4ـ جریان استاتیک. بنابراین این احتمال را باید مدنظر قرار داد که در آینده نزدیک خواص اصلی CMOSها را با ابزارهای جدید مثل ترانزیستورهای تک الکترونی به صورت مشترک به کار برد. امروزه ترانزیستورهای تک الکترون به دلیل خواص ویژه آنها که شامل اندازه آنها در مقیاس نانو، توان مصرفی بسیار پایین، رفتار منحصر بفرد نوسان ممنوعه کولب و سازگاری روشهای ساخت آن با CMOS، به شدت مورد توجه قرار گرفته‌اند. اما با توجه به همه مزایای نام برده شده بالا به نظر نمی‌رسد که در آینده نزدیک شاهد جایگزین شدن SET به جای CMOS باشیم البته دلایل این موضوع را می‌توان چنین بیان کرد: اثرات بار زمینه (اولیه)، جریان خروجی بسیار کم، جریان ؟؟؟ حرارتی بالا که به دلیل کم بودن انرژی باردار شدن خازن جزیره در تکنولوژی حاضر می‌باشد. آشکار است که CMOS و SET مکمل یکدیگرند. به عنوان مثال SETها توان مصرفی پایینی دارند و دارای خاصیت ویژه نوسان Columb Blockade می‌باشند، در حالی که CMOSها دارای سرعت بالا و بهره ولتاژ بالا می‌باشند که می‌توانند مشکلات SET را حل کنند. بنابراین اگرچه جایگزین کردن SET به جای CMOS در آینده نزدیک محتمل نیست اما با استفاده از بکار بردن خواص هر دو به صورت همزمان می‌توان کاربردهایی را به دست آورد که به تنهایی با CMOS بسیار دشوار است.
2ـ اتصالات درونی و منطق چند متواری:
نه تنها محدودیتهای پایه‌ای SNOSFET در مقیاس نانو پیشرفت آنرا تهدید می‌کند بلکه محدودیتهای اتصالات درونی و کوچکتر شدن آنها در مقیاس نانو نیز از مشکلات اساسی است. این کوچک شدن مقیاس اتصالات درونی برخلاف کوچک شدن ترانزیستورها باعث کاهش کارایی سیستم می‌شود. کوچک شدن این مقیاس تاحد نانو باعث بروز چالشهای جدی خواهد شد از جمله: مشکلات مقاومتی، فرایندهای پیچیده کنترل، قابلیت اطمینان یک راه برای حل این مشکل این است که اتصالات درونی را با مقیاس بزرگتر ایجاد کنیم. با این کار کارایی اتصالات درونی زیاد می‌شود اما چگالی سیم‌کشی بالا می‌رود. از طرفی با بزرگتر شدن chip تعداد ماژولهای محلی به نسبت L2 رشد می‌کنند که L طول لبه تراشه است و تعداد اتصالات درونی در یک شبکه متصل با نرخ L2! رشد می‌کند، با این استراتژی هزینه ساخت بالا خواهد رفت که خود موضوع مهمی است.
یک راه برای غلبه بر این مشکل استفاده از منطق چند مقداری است پس اتصالات درونی است. در منطق چند مقداری، سه مقداری یا چهار مقداری و.‌.. هر خط می‌تواند اطلاعات بیشتری را تأمین کند و بنابراین تعداد اتصالات درونی و Pinoots را می‌توان کاهش داد. به عنوان مثال در منطق چهار مقداری می‌توان تا 50% کاهش در اتصالات درونی را نسبت به حالت باینری ایجاد کرد.
مد نیست راهکار استفاده از منطق چند مقداری بستگی به ابزار مورد نیاز و مناسب برای عملکرد صحیح منطق چند مقداری دارد. پیاده‌سازی این منطق روی وینورهای سیکیکونی با استفاده از تکنولوژی CMOS دو حالت دارد: حالت ولتاژ و حالت جریان در حالت ولتاژ با مشکل ولتاژهای آستانه متفاوت روی یک و بند روبه‌رو هستیم و برای حالت جریان با مشکل معرف توان بالا و مشکلات آزمایش مدار روبه‌رو هستیم.
به طور کلی برای استفاده از منطق چند مقداری با مشکل سه بار سخت‌افزار روبه‌رو هستیم.
بنابراین برای خاموش بودن SET بالایی در (1-K)TP و روشن بودن آن در KTP وزنی VDS ثابت خواهیم داشت.

با حل دستگاه بالا خواهیم داشت:

به دلیل تشابه می‌توان گفت اگر بخواهیم SET پایینی در (1-K)T¬P ها خاموشی در KTP ها روشن باشد آنگاه بازفی VDS ثابت خواهیم داشت

برای SET پایینی می‌توان گفت که و خیلی بزرگتر از یک خواهند بود بنابراین:

با حل رابطه بالا می‌توان رابطه پایینی CBU و CBL را چنین نوشت

بنابراین برای تنظیم a مقادیر VBU و VBL باید چنین باشند


با شرایط زیر مدار بالا را شبیه‌سازی شده است که در شکل Fig.3 نشان داده شده است.
در این قسمت با استفاده از خاصیت ذاتی SET ها یعنی Columb osulation طراحی توابع متقارن متناوب را مورد بررسی قرار می‌دهیم. بازنی دمانی Kْ 0 می‌توان نمودار پایداری SET را مطابق شکل رسم کرد (Fig.lcb) که در آن بار اوله جزیدهباشند. نمودار IDS-VGS در شکل (d), lcc 1 نشان داده شده است. اثر Columb Blockcle در شکل (cc) نمایش داده شده است و نوسان کدلمیبایدیوریک باید بود e/cg در شکل (cd) نمایش داده شده است. با توجه به شکل (d)1 می‌توان دید که SET ها گزینه مناسبی برای پیاده‌سازی توابع متناوب باشند. یک PSF تابعی متقارن(تابع متقارن تابعی است که خروجی آن فقط مجموع ورودیای آن بستگی دارته باشد) است دارای شرط F(P)(X)=FP(X+TP) باشد که در آن TP تناوب می‌باشد. K را می‌توان به شکل K=(b-a)Tp به خواهند بود. در این شرایط می‌توان یک pst را به طور کامل با Tp,a,k مشخص نمود.
اولین ساختار مکمل برای SET توسط Tucker پیشنهاد شد. ساختار مداری آن شبیه به ساختار معکوس‌کننده‌های CMOS است با این تفاوت که این توپولوژی فقط یک معکوس‌کننده نیست و عملکردی فراتر از یک معکوس‌کننده خواهد داشت. با استفاده از ولتاژ ؟؟ Back-gate و دیگر پارامترها می‌توان با این مدار پیاده‌سازی‌های مختلفی را اعمال کرد. در مدار Tucker ولتاژهای BG به ترتیب VBL=VD و VBU=0 انتخاب می‌شود برای پیاده‌سازی توابع PSF باید پارامتر باید پارامترها و بایایی را به گونه‌ای انتخاب کنیم که زمانی vix=x آنگاه V0¬=FP(X).VD ولتاژهای بایای به گونه‌ای انتخاب می‌شوند که SET بالایی در KTP روشن باشد و SET پایینی خاموش، همچنین در SET,(1-K)Tp بالایی خاموشی و SET پایین روشن باشد. در حقیقت از VBL و VBU برای تنظیم نقطه اولین گذار متیت در a و تامین اختلاف فاز KTP بین SET پایینی و بالایی استفاده می‌شود. در این حالت وقتی که V تعداد پریودهای تحت پوشش DSF باشد به طوری که X آنگاه ساختار PSF به ترتیب زیر عمل می‌کند: اگر باز ذخیره شده در خازن خروجی می‌باشد، qout=e یا VO=e/clنماینده منطق «1» می‌باشد و qout=0 یا V0=0 نماینده منطق «0» می‌باشد) در شرایط فوق آنگاه SET پایین روشن می‌شود و یک الکترون به زمین منتقل می‌شود و انتقال الکترونهای بیشتر با قانون Columb Blacdc ممنوع می‌شود. اگر qout=e خروجی بنا به قانون Columb Blackade درحالت پایدار خواهد ماند. بنابراین د هر در ماست خروجی همانگونه که انتظار می‌رود صفر خواهد شد.
حال اگر آنگاه: اگر qout=0 آنگاه ترانزیستور SET بالایی روشن می‌شود و یک الکترون به خازن خروجی منتقل می‌شود و انتقال الکترونهای بیشتر توسط قانون کولیب ممنوع می‌شود. اگر qout=e آنگاه خروجی به دلیل قانون کسب پایدار می‌ماند بنابراین همانگونه که انتظار می رفت خروجی «1» خواهد بود.
دوره تناوب TP توسط CG مشخص می‌شود. بنابراین برای تغییر پریود باید خازن CG را تغییر داد. پارامترهای مدار بالا را می توان در شرایط مرزی برای SET بالایی حل کرد. می‌توان دید که


از ترکیب SET و MOS می توان برای پیاده‌سازی توابع منطقی که مشخصه آنها متناوب است می‌توان به خوبی استفاده کرد. از این خاصیت می‌توان برای پیاده‌سازی مدارات منطقی باینری و مدارات منطق چند متواری استفاده کرد.
در SET با استقاده از یک جزیزه کوچک هادی و نوسان کمپ اختلال یک به یک الکترونها را کنترل می‌کنیم. در شکل (a) 1 یک مدار متناوب SET شامل یک SET ، یک MOSFET و یک Load جریان ثابت I0 نشان داده شده است. SET مذکور دارای یک ورودی گیت و یک گیت کنترل است که فاز جریان درین را کنترل می‌کند. از یک MOSFET که با Vgg بایای شده برای ثابت نگه داشتن ولتاژ درین SET در ولتاژ Vgg-Vth به اندازه کافی کوچک انتخاب شده تا شرایط Columb Blockade را حفظ کند.
جریان در این مدار به صورت متناوب کم و زیاد می‌شود مگر اینکه از یک جریان ثابت Load استفاده شود. جریان فقط بستگی به ولتاژ ورودی خواهد داشت و از ولتاژ خروجی مستقل خواهد بود زیرا ولتاژ درین SET توسط MOSFET ثابت نگه داشته شده است.
اگر جریان درین به صورت صعودی افزایش یابد آنگاه به محض رسیدن به جریان I0 ، آنگاه خروجی یعنی Vout با شیب بسیار زیاد بلافاصله از high به Low سویچ می‌کند. از طرفی دیگر اگر جریان نزولی درین به I0 برسدآنگاه خروجی از Low به high سویچ می کند.
در شکل (bـ1) و (cـ1) باز فی مقادیر منطقی گسسته این تغییرات نشان داده شده است. در جنسیت خروجی «1» خواهد بود اگر SET خاموش باشد و «0» خواهد بود اگر SET روشن باشد. با اعمال یک ولتاژdc می‌توان شکل موج خروجی را به اندازه نصف دوره تناوب آن شیفت داد، این ولتاژ dc برابر با خواهد بود که در آن CC خازن گیت کنترل است. در خصیت همان یک منطقی می‌باشد.
در شکل (2) خانواده‌ای از گیتهای SET برای پیاده‌سازی منطقی باینری، چند مقداری و میکس مد نمایش داده نشده است. به طور کلی در پیکربندی را برای لیترال متناوب SET در نظر می‌گیریم: نوع ارل که شامل منبع جریان ثابت می‌باشد و نوع دوم که حالت مکمل است (در این حالت SETA و SETA به نحوی طراحی می‌شوند که سویچینگ مکمل داشته باشند). در هر دو حالت با استفاده از ولتاژ اعمالی به گیت کنترل می‌توان فاز را تغییر داد. بنابراین دو مشخصه انتهال مختلف برای لیترالهای متناوب خواهیم داشت که بستگی به پتانسیل گیت کنترل دارد. اگر منطق را باینری زفی کنیم آنگاه a=0 و a=1 متناظر خواهد بود با و x .
همچنین در شکل (2) سه نوع مختلف از گیتهای دو ورودی را پیشنهاد می‌کنیم:
گیت موازی، گیت سدی، گیت مجموع. برای هر کدام از آنها نوع منبع جریان ثابت و نوع مکمل را مورد توجه قرار می‌دهیم. گیتهای موازی، گیت سدی، گیت مجموع. برای هر کدام از آنها نوع منبع جریان ثابت و نوع مکمل را مورد توجه قرار می‌دهیم. گیتهای موازی سدی توانایی پذیرش سیگنالهای Mr را خواهند داشت. تا به معادل هر کدام از گیتها بوسیله لیتراسهای متناظر با OR یا AND نمایش داده شده است. یکی دیگر از خواص جالب گیتهای سدی و موازی این است که می‌توان عملکرد آنها به اساس پتانسیل گیت کنترل به نحو انعطاف‌پذیری برنامه‌ریزی کرد. به عنوان مثال منطق در مقداری را در نظر بگیرد، برای هر کدام از گیتهای سری یا موازی چهار تابع مختلف وجود خواهد داشت که متناظر خواهد بود با (1،1)و (0،1)و(1،0)و(0،0)=(a,b) . از طرفی گیت مجموع نیز دارای ساختاری است که از آن می‌توان برای جمع ولتاژ خازنی استفاده کرد و گیتهای (a=0) NOR و (a=1)XOR را پیاده‌سازی کرد.
Columb Blockehc
این قانون بر اساس انرژی باردار شدن یک خازن کوچک می‌باشد که امکان انتقال الکترونها را به صورت تکی مهیا می‌کند. اگر بار Q را به خازنی با ظرفیت اعمال کنیم آنگاه انرژی الکترواستاتیک EC خازن برابر خواهد بود با:

اگراین بار یک تک الکترون باشد آنگاه این انرژی بسیار کوچک خواهد بود. این انرژی زمانی قابل توجه است که اندازه خازن بسیار کوچک باشد. یک پیاده‌سازی برای چنین خازنی یک جذیره کوچک است که از طریق در سر تونلی به دو مخزن الکترون متصل شده است. الکترونها فقط می‌توانند از یک مخزن (Source) به مخزن دیگر (draaix) از طریق تونل‌زدن منتقل شوند. برای انتقال الکترونها نیاز به یک ولتاژ بایای داریم، در ولتاژهایی کمتر از این ولتاژ انتقال الکترونها انجام نمی‌گیرد. و جریانی نخواهیم داشت. اگر ولتاژ به اندازه کافی بزرگ باشد الکترونها می‌توانند به جزیره وارد شوند و سپس به مخزن بعدی (درین) وارد شوند.
در حقیقت عدم وجود جریان در ولتاژهایی پایین‌تر از ولتاژ بایاس آستانه را قانون Columb Blockade می‌نامند.
پتانسیل جزیره را می‌توان توسط یک ولتاژ که به یک الکترود گیت اعمال می‌شود تغییر داد. زمانی که ولتاژ روی این الکترود تغییر می‌کند یک نوسان متناوب در جریان بوجود می‌آید که به آن نوسانات کولب می‌گویند و دارای دوره تناوب می‌باشد.

ابزارهای SET بر اساس انتقال قابل کنترل تک اکترونها در بین جز ایده هادی می کنند. هر چند این ابزارها هنوز جای توانند سیتورهای سیلیکونی را نگرفته است ولی خواص ویژه آسنا یعنی قابلیت متراکم سازی فوق العادده و توان مصرفی بسیار کم آسنا همچنان باعث پیشرفت این علم و کار برد هر چه بیشتر آنسا شده است.
کاربرد SET ها توسط Milikan در ابتدای قرن تا حدی ارائه شد اما در مدارات solid – state تا اواخر دهه 1980 پیاده سازی نشد. این تاخیر به دلیل مشکلات ساخت چنین ابزاررهای هادی بسیار کوچکی بود که می بایست نسبت به الکترودهای ترانزیستور در جای مناسبی قرار گیرند. اما با پیشرفت تکنیکهای ساخت ابزارهای نانو این موضوع در دهه اخیر تحقق یافت و باعث پیشرفت این موضوع شد.
در شکل ( 1-Fig ) مفهوم اصلی simgleelectvong نشان داده شده است. فرض کنید که هادی بسیار کوچک که آنرا جزیره می نامیم در ابتدا خنثی باشد به این معنی که تعداد مساوی ( m ) الکترون و یدوتن در شبکه کریستال آن وجود داشته باشد.
در این حالت جزیره مذکور در اطراف خود میدان الکتریکی قابل ملاحظه ای را تولید نمی کند و یک نیروی F تقریباً ضعیف می توان یک الکترون را از بیون به آن اضافه کند. در بیشتر ابزارهای تک الکترونی می تواند یک الکترون را از بیورن به آن اضافه کند. در بیشتر ابزارهای تک الکترونی این تزریق الکترون از طریق تونل زدن از درون یک سد انرژی از طریق یک لایه عایق انجام می شود.
اما بعد از این تزریق الکترون بار خالص جزیره، Q برابر خواهد بود با (-e) و میدان الکتریکی حاصل از این بار دیگر الکترونسایی را که به جزیره نزدیک می شوند تا به آن تزریق شوند را دفع می کند.
اگر چه بار پایه در مقایسه با آنچه ما در نظر داریم بسیار کوچک است. اما میدان ؟؟؟ نسبت عکس با ؟؟؟ اندازه جزیره دارد ولی در مقیاس نانوسانترها این میدان تقریباً بزرگ است. تنوری پدیده simgle – electon نشان می دهد که برای اندازه گیری دقیق تر قدرت این اثر به جای میدان الکتریکی از انرژی باردار شدن استفاده شود: که در آن C ظرفیت خازن جزیره است.
در اینجا ابزارهای پایه تک الکترونی را ارائه خواهیم کرد:
Single – electron Box : این ابزار ساده ترین ابزار تک الکترونی که شامل یک جزیره کوچک است که با استفاده از سد تونلی از یک الکترود که منبع الکترون است جدا شده است.
می توان یک میدان الکتریکی خارجی را از طریق یک الکترود دیگر که آنرا گیت می نامیم به این جزیره و ساختار اعمال کنیم، گیت با استفاده از یک لایه عایق که امکان تونل زدن الکترونها در آن کم است از جزیره جدا شده است. این میدان التکریکی پتانسیل الکترو شیمیایی جزیره را تقیر می دهد و لذا شرایط تونل زدن الکترونها را مشخص می کند.
این ابزار به این ترتیب کار می کند: با افزایش ولتاژ گیت U تعداد الکترون بیشتری به داخل جزیره وارد می شود ( از طریق ؟؟؟ ). این انتقال الکترون از طریق سد بین جزیره ؟؟؟ به صورت گسسته خواهد بود. این ابزار قابلیت اضافه کردن اضافه کردن و کم کردن الکترون به و از جزیره را دارد. این خاصیت در حقیقت به دلیل قانون کولمب است.
اما SEB دو مشکل اصلی دارند:
1. این ابزارها حافضه داخلی ندارند به این معنی که تعداد الکترونهای درونBox تابعه یکتایی است از ولتاژ U و لذا از این ساختار به عنوان ذخیره اطلاعات نمی توان استفاده کرد.
2. این Box قابلیت انتقال جویان dc را ندارد و بنابر این یک الکترومتر بسیار حساس برای اندازه گیری بار آن مورد نیاز است.
Simgle electeron Tran Box: مشکل دوم SEB ها را می توان با روش زیر حل کرد، برای این کار می توان اتصال تونلی SEB را شکست و بین آنها یک اختلاف پتانسیل ایجاد کرد، با این کار یک SET تشکیل می شود که مهم ترین ابزار تک الکترونی می باشد. این ابزار شبیه به MosFET های معمولی است با این تفاوت که از یک جزیره هادی که بین در سد تولنلی قرار دارد به جای کانال استافاده می شود.
مهمترین خاصیت SET این است که ولتاژ آستانه و جریان سوری در بین هر در تابع متناوبی از ولتاژ گیت می باشند. در حقیقت با تغییر مما به اندازه که در آن C0 ؟؟؟ جزیره می باشد، باز به داخل جزیره خواهد بود و بنا بر این تعادل بار در ؟؟؟ سد تونلی را تغییر خودهد داد که باعث تعیین آستانه Colcmb Blockade خواهد شد.
منطق حالت ولتاژ:
اولین موقعیت استفاده از SET در حالت ولتاژ است. در این حالت ولتاژ گیت جریان بین سروس و درین را کنترل می کنند و درست همانند FET های معمولی به این معنا که اثرات باردار شدن در داخل ترانزیستور است و از دید خارجی این ترانزیستورها شبیه به یک ابزار الکترونیکی با جریان های چند الکترونی خواهد بود که در آن نمایش با نیروی ؟؟؟ یک به صورت ولتاژ dc، Low و high می باشد. این مهفوم کمک زیادی به طراحی مدارات خواهد و می توان جدا از خواص فیزیکی SET این طراحی ها را انجام داد اما همیشه باید به یک نکته توجه کرد و آن وابستگی جریان سورس در این ولتاژ ؟؟؟ است. برای یک طراحی مدارات دیجیتال این موضوع هم مزایایی دارد و هم معایبی.
از طرفی خاصیت جالب SET ها این امکان را م دهد ( alter nating Trumcondcctm ) که بتوان مدارات مکمل را با استفاده از یک نوع ترانزیستور ساخت. از طرف دیگر امکان کپی کردن طراحی های FET در SET به طور کامل وجود ندارد و حتی برای رسیدن به فاکتورهای مورد نظر در طراحی گاهی باید ساده ترین گیتها را نیز با شرایط جدید طراحی کرد. این مدارات در محدوده وسیعی عملکرد مناسبی خواهند داشت اما عملکرد آسنا تحت تأثیر بسیار زیاد پدیده نوسانات دمایی خواهد بود. برای غلبه بر این مشکل راهسای پیشنهاد شده اما این راهکارها مستلزم رسیدن اندازه جزیره به اندازه کمتر از 1nm است که کار بسیار مشکل و پیچیده ای می باشد.
یکی از معایب ذاتی مدارات حالت ولتاژ این است که هیچ کدام از ترانزیستورها به طور کامل بسته ( خاموش ) نخواهند شد و بنابراین یک جریان اسیتایی خشتی خواهیم داشت که از مرتبه می باشد. توان ؟؟؟ ناشی از این مسأله در مورد ابزارهایی بزرگ که در دماهای هلیوم کار می کنند قابل صرفنظر کردن است.
اما در دمای اتاق این توان مصرفی به ازای هر ترانزیستور برابر با خواهد بود. اگر چه این توان بسیار کم است اما در مدارات با تراکم بالا قابل ملاحظه خواهد بود و از این نظر نسبت به CMOS ضعیف تر عمل می کند.
منطق حالت بار:
مشکل جریان ایستایی خشتی و توان مصرفی را می توان از طریق این راهکارها حل کرد. در این راهکار پیشنهادی اطلاعاتی بر اساس بودن / نبودن الکترونی ؟؟؟ منفور در جزایر هادی سر تا سر مدار نمایش داده می شوند. در این مدار بدلیل نبودن جریان dc در حالت ایستای مدار توان ایستا نیز نخواهیم داشت.

سنگ بنای اصلی ترانزیستورهای تک الکترونی یک جزیره کوچک از مواد هادی است که گاهی آنرا نقطه کوانتومی می نامند. وقتی یک جزیره به اندازه کافی کوچک با شد انرژی لازم برای برداشتن یا اضافه کردن یک الکترون به ا» بستگی به اندازه و تعداد الکترون موجود در ان دارد.

فرمت این مقاله به صورت Word و با قابلیت ویرایش میباشد

تعداد صفحات این مقاله  39  صفحه

پس از پرداخت ، میتوانید مقاله را به صورت انلاین دانلود کنید