چکیده
با تغییر مقیاس ترانزیستورها برای بهبود عملکرد و کاهش هزینه ساخت، آتار کانال کوتاه مانند پیچش ولتاژ آستانه و اثر DIBL که قبلا در ترا نزیستورهای کانال طویل به چشم نمی آمدند ایجاد می شوند که موجب اختلال در عملکرد ترانزیستورها می شوند یکی از روشها برای از بین بردن آثار کانال کوتاه ایجاد آلایش هاله کون و تغییر ناخالصی بستر می باشد ترانزیستوری با طول کانال موثر 90 نانومتر شبیه سازی شده و منحنی های Id-Vd و Id-Vg را رسم کرده و با ایجاد آلایش هاله گون و تغییر ناخالصی بستر اثر کانال کوتاه را بهبود می دهیم
دراین گزارش، در فصل اول به بررسی آثار کانال کوتاه در ترانزیستورهای تغییر مقیاس یافته و بررسی آلایش بستر می پردازیم در فصل دوم مهندسی کانال را که شامل ایجاد آلایش SSR و همچنین ایجاد آلایش هاله گون می باشد، برای کاهش اثرات کانال کوتاه مورد بررسی قرار می دهیم در فصل سوم تاثیر ایجاد آلایش هاله گون تحت انرژی و زوایای مختلف رابر حاملهای داغ بررسی می کنیم در این فصل نشان میدهیم که ایجاد آلایش هاله گون با زاویه ای بزرگتر یا انرژی بیشتر باعث بهبود پیچش ولتاژ آستانه میشود ولی در عین حال این آلایش باعث ایجاد میدان الکتریکی بزرگتری در نواحی امتداد یافته سورس و درین میشود بنابراین اثر حاملهای داغ در این نواحی بیشتر میشود و نشان میدهیم که ترانزیستورهای دارای آلایش هاله گون ایجاد شده با انرژی پایین تر و زاویه بزرگتر نسبت به ترانزیستورهای دارای آلایش هاله گون ایجاد شده با انرژی بالاتر و زاویه کوچکتر دارای اثر حاملهای داغ کمتری خواهند بود در این فصل نشان می دهیم که Ib به تنهایی معیار مناسبی برای نشان دادن اثر حاملهای داغ در فناوری MOS نیست همچنین تاثیر تغییر در میزان کاشت ناخالصی در آلایش هاله گون و LDD را بر حاملهای داغ بررسی میکنیم
در فصل چهارم به شبیه سازی ترانزیستور با آلایش هاله گون توسط نرم افزار GENESISe می پردازیم در این شبیه سازی ترانزیستور را از تلفیق دو نرم افزار dessis و dios که جز ئی از نرم افزار GENESISe هستند ایجاد می کنیم و نتایج شبیه سازی را در ترانزیستورهای تغییر مقیاس یافته با آلایش هاله گون و بدون آلایش هاله گون مقایسه میکنیم می بینیم که با ایجاد آلایش هاله گون اثر DIBL و پیچش ولتاژ آستانه و همچنین IOFF بهبود می یابد در فصل پنجم به نتیجه گیری و پیشنهاد برای ادامه پروژه می پردازیم
مقدمه
صنعت ساخت قطعات الکترونیک پیشرفتهای قابل توجهی از نظر سرعت و قابلیت عملکرد و هزینه داشته است این نتایج ناشی از کوچک نمودن ابعاد ترانزیستور بوده است ولی در عین حال مشکلات زیادی در کاهش مستمر ابعاد ترانزیستور بوجود می آید برخی از این آثار عبارتند از اثرات کانال کوتاه DIBL، پیچش ولتاژ آستانه این آثار موجب اختلال در عملکرد ترانزیستور می شوند بنابراین فهم محدودیتهای تغییر مقیاس و راههای کاهش اثرات کانال کوتاه برای ما اهمیت دارد
فصل اول
بررسی تاثیر تغییر مقیاس بر عملکرد ترانزیستور و نحوه آلایش در بخش های مختلف ترانزیستورهای تغییر مقیاس یافته
1-1- تغییر مقیاس ترانزیستور و قانون مور
طی سه دهه گذشته، صنعت الکترونیک پیشرفتهای جالب توجهی داشته است حداکثر سرعت پالس ساعت پردازش مرکزی (cpu) از 100 کیلوهرتز در سال 1971 به بیش از 1/4 گیگاهرتز در سال 2000 افزایش یافته است یعنی مقدار آن 10 برابر شده است طی همین مدت، هزینه کامپیوترها با افزایش تعداد کامپیوترهای شخصی کاهش یافته است بهبودهای قابل ملاحظه ای در نسبت قیمت/ عملکرد داشته ایم که در تاریخ تولید بشر بی سابقه بوده است این نتایج ناشی از موفقیت در صنعت نیمه هادیها در کوچک کردن ابعاد ترانزیستور بوده است
طول گیت ترانزیستور از 10 میکرومتر در سال 1971 به 0/8 میکرومتر در سال 2000 کاهش یافته است این امر موجب افزایش سرعت پالس ساعت (با کاهش مسیر سیگنال) و همخوانی با قانون مور (که میگوید تعداد ترانزیستورها در یک مدار یکپارچه هر 18 ماه دوبرابر میشود) شده است این امر نه تنها موجب بهبود عملکرد تراشه میشود بلکه موجب کاهش میزان ساخت سیلیکون مصرفی و کاهش هزینه تولید میگردد که آنهم به نوبه خود از تغییر مقیاس MOS ناشی می شود
در عین حال، چالش های زیادی برای کاهش مستمر ابعاد ترانزیستور وجود دارد مثلا افزایش میدان الکتریکی و شکست سوراخی و اثر DIBL و غیره از جمله مشکلاتی است که با تغییر مقیاس ایجاد میشود این بدان معنا است که فقط تغییر مقیاس ترانزیستور برای بهبود عملکرد ترانزیستور کافی نیست فهم محدودیت های تغییر مقیاس و نحوة ارتباط آنها به پارامترهای مختلف ترانزیستور در طراحی ترانزیستورهای نسلهای بعدی اهمیت دارد
2-1- روش تحقیق
انجام آزمایشهای فیزیکی در مورد آلایش مستلزم بررسی آلایش چندبعدی و لذا کار دشواری است، همچنین اندازه گیری دقیق پارامترهای ترانزیستورهای ساخته شده، و تعیین میزان دقیق تاثیر آلایش بستر بر عملکرد کاری دشوار و مستلزم ساخت ترانزیستور به صورت آزمایشگاهی است شکل 1-1 شمائی از روش بکار رفته در تحقیقات را نشان می دهد
به جای آزمایش فیزیکی، شبیه سازیهای TCAD مورد استفاده قرار می گیرد برای تعداد زیادی از طراحی ترانزیستورهای شبیه سازی شده، مولفه های مقاومتی، فیزیکی، ولتاژ آستانه و خصوصیات Ion-Ioff برای هر ترانزیستور استخراج شده و مقایسه می شود و از آنجا حدود تغییر مقیاس با توجه به آلایش بستر تعیین می شود
چند نکته در اینجا قابل ذکر است نخست آنکه استفاده از شبیه سازی های TCAD مزایای بسیاری دارد به گونه ای که پیش بینی نسبتا دقیقی از آلایش بستر و پروفیل آلایش ترانزیستورهای شبیه سازی شده را قبل از آنکه ساخته شود ممکن می سازد بعلاوه امکان آنرا بوجود می آورد که عملکرد بسیاری از ترانزیستورها را با هم مقایسه کنیم تطبیق نتایج حاصله با نتایج تجربی باعث صرفه جویی زیادی در هزینه و زمان طراحی می شود بعلاوه این روش شبیه سازی امکان بررسی کمیت های داخلی ترانزیستور را که امکان آزمایش آنها عملا وجود ندارد فراهم می آورد
همچنین میدانیم یکی از جنبه مهم در طراحی هر ترانزیستور معیارهای مورد استفاده برای مقایسه ترانزیستورهای مختلف است چند معیار متداول مثل ولتاژ آستانه و منحنی های Ion-Ioff باهم مقایسه می شوند
همچنین تاثیر مدلهای قابلیت حرکت مورد بررسی قرار می گیرند در این فصل با فرض آنکه آلایش کانال ترانزیستورها یکنواخت است و نیز اینکه آلایش سورس / درین را میتوان به صورت ساده با تابع نمائی در جهات افقی و عمودی تعریف کرد، کار را شروع می کنیم این مفروضات را مجدداً در بخشهای بعدی مورد مطالعه قرار می دهیم این روش به ما کمک می کند که تاثیر جنبه های مختلف طراحی ترانزیستور بر رفتار آنرا حذف کنیم و به فهم درستی ازمطالعه تاثیر آلایش بستر برسیم
تعداد صفحه : 125
فهرست مطالب:
چکیده 1
مقدمه 2
فصل اول: بررسی تاثیر تغییر مقیاس بر عملکرد ترانزیستور ونحوه آلایش در قسمتهای مختلف
ترانزیستورهای تغییر مقیاس یافته
1-1 تغییر مقیاس ترانزیستور وقانون مور 4
2-1 روش تحقیق 5
3-1 زمینه و سازماندهی 6
4-1 مسائل مهم درطراحی ترانزیستورهای تغییرمقیاس یافته 7
5-1 پارامترهای موردنیاز در طراحی ترانزیستورها و تغییر مقیاس آنها 7
1 پارامترهای کلیدی در طراحی ترانزیستورها 8 -5-1
2 تعریف ولتاژ آستانه 9 -5-1
10 MOS 3 تئوری مرتبه اول تغییر مقیاس در ترانزیستور -5-1
6-1 اثرات مرتبه دوم در ابعاد زیر میکرون عمیق 11
1 اثرات کانال کوتاه 12 -6-1
1-1 تغییر پیچش ولتاژ آستانه به لحاظ اثرات کانال کوتاه 13 -6-1
14 (DIBL) 2-1 کاهش سدپتاسیل القا شده توسط درین -6-1
2 اثرات کانال کوتاه معکوس 16 -6-1
3 مقاومت سورس / درین 18 -6-1
4 اثرات مکانیک کوانتومی 19 -6-1
7-1 طراحی ترانزیستور در رژیم زیرمیکرون عمیق 24
1 مهندسی کانال 24 -7-1
24 Super Retrograde 1-1 آلایش -7-1
٦
2-1 آلایش هاله گون 25 -7-1
2 مهندسی سورس / درین 27 -7-1
29 ( TCAD) 8-1 طراحی فناوری ساخت قطعات نیمه هادی به کمک کامپیوتر
1-8-1 فرآیند صنعتی طراحی ترانزیستورها 30
31 ( TCAD) 2-8 طراحی ترانزیستور به کمک کامپیوتر -1
33 ( TCAD) 9-1 مشکلات طراحی به کمک کامپیوتر
1 اندازه گیری 34 -9-1
2 مدلهای فیزیکی 35 -9-1
1-2 مدلهای فرایند 34 -9-1
2-2 مدلهای قابلیت حرکت 35 -9-1
3-2 اثرات مکانیک کوانتومی 37 -9-1
10-1 خلاصه 37
فصل دوم : بررسی مهندسی کانال و آلایش هاله گون در ترانزیستور های تغییر مقیاس یافته
41 Retrograde 1-2 مهندسی کانال با آلایش
و آلایش یکنواخت در بستر 42 SSRW 2-2 مقایسه آلایش
50 SSRW 3-2 عملکرد ساختاری
4-2 آلایش هاله گون 51
5-2 ساختار و عملکرد آلایش هاله گون 55
فصل سوم : بهینه سازی آلایش هاله گون در سورس و درین
0میکرون 59 / های کوچکتر از 25 MOS 1-3 تاثیرآلایش هاله گون بر روی حاملهای داغ در
1 حاملهای داغ 60 -1-3
2 تاثیر تغییر زاویه کاشت آلایش هاله گونه بر روی پدیده حاملهای داغ 60 -1-3
3 تاثیر تغییر انرژی کاشت آلایش هاله گونه بر روی پدیده حاملهای داغ 67 -1-3
4 تاثیر تغییر زاویه و انرژی کاشت آلایش هاله گونه بر روی پدیده حاملهای داغ 71 -1-3
2-3 بررسی تاثیر حاملهای داغ بر عملکرد ترانزیستورهای دارای آلایش هاله گون با تغییر
و آلایش هاله گون 74 LDD سسس میزان ناخالصی در آلایش
بر عملکرد یک ترانزیستور 75 halo و ldd 1 بررسی اثر -2-3
٧
بر عملکرد یک ترانزیستور 86 halo و ldd 2 بررسی کلی اثر -2-3
3-3 نتیجه گیری 90
فصل چهارم : بررسی شبیه سازی و نتایج حاصل از آن
با طول موثر کانال 100 میکرومتر و 90 نانومتر 93 nmos 1 شبیه سازی دو ترانزیستور -4
93 ID-VG و ID-VD 2 مقایسه منحنیهای -4
فصل پنجم : نتیجه گیری و پیشنهاد برای ادامه پروژه
نتیجه گیری 104
پیشنهادات 105
خذ Ĥ منابع و م
فهرست منابع غیر فارسی 106
چکیده انگلیسی
شامل 125 صفحه فایل pdf
دانلود پایان نامه تاثیر توزیع ناخالصی های بستر بر عملکرد تزانزیستور MOSFET با آلایش هاله گون