فی بوو

مرجع دانلود فایل ,تحقیق , پروژه , پایان نامه , فایل فلش گوشی

فی بوو

مرجع دانلود فایل ,تحقیق , پروژه , پایان نامه , فایل فلش گوشی

طراحی وپیاده سازی شتاب دهنده سخت افزاری روی یک FPGA جهت سیستم توموگرافی مقاومت الکتریکی. doc

اختصاصی از فی بوو طراحی وپیاده سازی شتاب دهنده سخت افزاری روی یک FPGA جهت سیستم توموگرافی مقاومت الکتریکی. doc دانلود با لینک مستقیم و پر سرعت .

طراحی وپیاده سازی شتاب دهنده سخت افزاری روی یک FPGA جهت سیستم توموگرافی مقاومت الکتریکی. doc


طراحی وپیاده سازی شتاب دهنده سخت افزاری روی یک FPGA جهت سیستم توموگرافی مقاومت الکتریکی. doc

 

 

 

 

 

 

 

نوع فایل: word

قابل ویرایش 105 صفحه

 

چکیده:

توموگرافی مقاومت الکتریکی ERT کاربردهای زیادی از جمله ژئو فیزیک دارد. در این سیستم تعیین توزیع مقاومت الکتریکی زیر سطح با استفاده از اندازه گیری ولتاژ روی سطح توسط الکترودهای سیستم انجام می گیرد. این عمل با فروبردن الکترودهایی در روی زمین به صورت ماتریسی یا دورچین و تزریق جریان به آنها و دریافت ولتاژهای متناظر از بقیه الکترودها به عنوان داده های ورودی صورت می گیرد.

در قسمت بازسازی تصویر از حل عددی معادلات دیفرانسیل مربوطه به روش تفاضل محدود و بهره گیری از الگوریتم حداقل مربعات  برای کاهش خطای بین مقادیر اندازه گیری شده و محاسبه شده و در نهایت تصویر توزیع مقاومت الکتریکی به صورت سه بعدی با استفاده ازیکی از دو روش گوس- نیوتن و کوشی- نیوتن بدست میآید.

مراحل ایجاد تصویر توموگرافی به روش مقاومت الکتریکی چهار بلوک می باشد.  مرحله اول شامل تشکیل یک دستگاه معادلات پتانسیل می باشد که ضرایب آن توسط روابط کوپلینگ محاسبه  می گردد. قدم بعدی حل دستگاه فوق الذکر و پیدا کردن پتانسیل های مربوطه می باشد.  مقادیر این پتانسیل ها  بعد از عبور از مرحله ژاکوبین مبنای محاسبه مقاومت الکتریکی ( یا رسانایی الکتریکی ) بلوک هایی است که در نهایت بعد از چندین بار تکرار جهت تصویر سازی از عمق جسم مورد نظر بکار می رود.

هدف این پایان نامه استفاده از الگوریتم های موازی سازی و پردازش موازی و خط لوله به جهت پیاده کردن یک سیستم بهینه بر روی FPGA به منظور کاهش زمان و افزایش سرعت محاسبات بدون از دست دادن دقت لازم در ایجاد تصویر می باشد.

عملیات سنتز کدهای VHDL برای انجام این پروژه در نرم افزار ISE 8.1 شرکت Xilinx انجام شده است. این طرح روی برد XCLX25 شرکت Memec با تراشه Virtex-4LX25 شرکت Xilinx پیاده سازی گردید. شبیه سازی مدار پیاده سازی شده نیزتوسط نرم افزار Modelsim6.0 انجام شده است.

 مقدار قطعات استفاده شده حدود 30% قطعات موجود بوده ونتیجه شبیه سازی نشان می دهد که زمان فرایند برای یک بار تکرار جهت تصویر سازی ERT و به ازای یک بار تکرار جریان 8/16میلی ثانیه می باشد.

 

مقدمه:

 هدف توموگرافی مقاومت الکتریکی  تعیین توزیع مقاومت ویژه الکتریکی زیر سطح زمین با استفاده از اندازه گیری های روی سطح زمین می باشد. از روی این اندازه گیریها مقاومت ویژه زیر سطح تخمین زده می شود. مقاومت ویژه زمین با تغییر پارامترهای زمین مثل مواد معدنی، رطوبت، درجه اشباع آب در سنگها تغییر می نمایند. از توموگرافی مقاومت الکتریکی برای اکتشاف آب، معدن یابی، اکتشاف نفت، تحقیقات زمین شناسی، کاربردهای پزشکی و ... استفاده می شود.

بدلیل اینکه ساختارهای زمین شناسی در طبیعت سه بعدی است باید از پیمایش مقاومت سه بعدی برای تفسیر یک مدل سه بعدی استفاده شود و در حال حاضر پیمایش سه بعدی به دو دلیل موضوع تحقیقات فعالی می باشد:

1-توسعه مقاومت سنج های چند کاناله که سرعت نمونه برداری را افزایش داده اند.

2-توسعه میکروکامپیوترهای با سرعت بالا.

بازسازی تصویر با فروبردن الکترودهایی در روی زمین به صورت ماتریسی یا دورچین و تزریق جریان به آنها و دریافت ولتاژهای متناظر از بقیه الکترودها به عنوان داده های ورودی صورت می گیرد و با استفاده از اندازه گیری ولتاژ روی سطح زمین تصویر زیر سطح زمین بدست می آید. به این ترتیب که با استفاده از داده های بدست آمده از روی سطح و شبیه سازی مدل مشابه با ناحیه مورد پیمایش، در کامپیوتر سعی در مینیمم نمودن تفاضل بین داده اندازه گیری شده و حساب شده از مدل می نماییم و از این طریق به پارامترهای مجهول یعنی مقاومت ویژه الکتریکی سه بعدی زیر زمین دست می یابیم.

مراحل ایجاد تصویر توموگرافی به روش مقاومت الکتریکی چهار بلوک می باشد.  مرحله اول شامل تشکیل یک دستگاه معادلات پتانسیل می باشد که ضرایب آن توسط روابط کوپلینگ محاسبه می گردد. قدم بعدی حل دستگاه فوق الذکر و پیدا کردن پتانسیل های مربوطه می باشد.  مقادیر این پتانسیل ها  بعد از عبور از مرحله ژاکوبین مبنای محاسبه مقاومت الکتریکی ( یا رسانایی الکتریکی ) بلوک هایی است که در نهایت بعد از چندین بار تکرار جهت تصویر سازی از عمق جسم مورد نظر بکار می رود.راههای زیادی برای کاهش زمان محاسبه تصویر سازی در ERT  وجود دارد که استفاده از روش پردازش موازی  و خط لوله  روی FPGA در این پایان نامه بکار گرفته شد. در سالهای اخیر کار بر روی پیاده سازی شتاب دهنده سخت افزاری  مبتنی بر FPGA موضوع تحقیقات فعالی می باشد. اصولا تنوع و قابلیت های FPGA علی الخصوص انواع جدید آن که دارای فرکانس پالس ساعت 600MHz بوده و دارای تعداد بلوک های محاسباتی DSP و حافظه های BRAM قابل توجهی نیز می باشند باعث گردیده طراحی و تولید مدارات با تعداد متوسط و همچنین در مرحله نمونه سازی بسیار مورد توجه قرار گیرد.

 ساختارهایی که با پردازش تعداد زیادی داده سروکار داریم بسیار مستعد پیاده سازی بصورت خط لوله می باشند. همینطور اکثر فرایندهای فیزیکی که به جای حل تحلیلی مجبور هستیم به سراغ حل عددی معادلات دیفرانسیل، انتگرال و .. برویم، امکان موازی سازی مناسبی را فراهم می نمایند.

همیشه در فرایند موازی سازی و خط لوله، پیدا کردن نقطه بهینه بین افزایش سخت افزار جهت  تعداد المان های خط لوله و مسیر های موازی و همچنین زمان انجام محاسبات، چالش اصلی می باشد.این پایان نامه در ادامه پایان نامه آقای حمید سلطانی انجام و سرعت انجام محاسبات بین نرم افزارهای محاسباتی همچون MATLAB با عملکرد FPGA بررسی گردیده است. نتایج سنتز و شبیه سازی هر بلوک ازERT بصورت مجزا مورد بررسی قرار گرفته و در نهایت دیاگرام های کل شتاب دهنده سخت افزاری که شامل همه بلوک های پیاده سازی شده می باشد، نشان می دهد سرعت انجام محاسبات در روش موازی و خط لوله به طرز چشمگیری افزایش پیدا کرده است.

 چهار مقاله به شرح زیر از پایان نامه مذکور حاصل گردید:

1-مقاله تحت عنوان "A Hardware Accelerator for Electrical Resistance Tomography  System" که برای کنفرانس WCIPT 5 سال 2007 در کشور نروژ پذیرفته شد.

2- مقاله تحت عنوان " طراحی و پیاده سازی یک آنالیزرالکترواستاتیکی بر روی یک "FPGA برای سیزدهمین کنفرانس بین‌المللی کامپیوتر انجمن کامپیوتر ایران csicc2008 ،که توسط دانشگاه صنعتی شریف در اسفند 86 در جزیره کیش برگزار میگردد، پذیرفته شد.

3-مقاله تحت عنوان "طراحی و پیاده سازی سخت افزار ایجاد ماتریس ژاکوبین روی یک  "FPGA برای شانزدهمین کنفرانس مهندسی برق ایران ICEE که در اردیبهشت 87 در دانشگاه تربیت مدرس برگزار می گردد، ارایه گردید.

4-مقاله تحت عنوان  "Reconfigurable Computing Platform for Real-Time Image Reconstruction in 3-D Electrical Resistance Tomography"  برای مجله Measurement , Science and Technology  که یک مجله ISI می باشد، ارایه گردید. 

 

فهرست مطالب:

مقدمه

فصل اول : بررسی منابع

1-1- توموگرافی مقاومت الکتریکی سه بعدی

1-2- چیدمان الکترودها در توموگرافی مقاومت الکتریکی سه بعدی

1-3- ساختاربازسازی تصویر در ERT

1-4- طراحی نرم افزار تصویرساز

1-5-حل مستقیم مسئله  (Forward Solver)

1-5-1- مش بندی

1-5-2- گسسته سازی و حل بوسیله عناصر حجمی

1-6- محاسبه ژاکوبین

  1-7- حل مسئله معکوس

1-8- نتایج سه بعدی با مدل و المان مدفون شده T

 1-9- مشخصات و قابلیت های FPGA

1- 9- 1- CLB و SLICE

1- 9- 2- MEMORY

1- 9- 3- DSP48

فصل دوم : مواد و روشها

2-1-مراحل تشکیل تصویر در ERT

2-2- تولید ضرایب کوپلینگ

2-2-1- تولید dz , dy, dx

2-2-2-تولید آرایشهای مختلف از dz , dy, dxها

2-2-3-حافظه 1

2-2-4- ضرب و جمع کننده ها

2-2-5- حافظه 2

2-2-6- تولید r2

2-2-7-تولید D, Dexp

2-2-8- تقسیم کننده باینری

2-2-9-تولید Cdiag

2-3- مرحله حل دستگاه معادلات

2-3-1- روشهای حل دستگاه معادلات

2-3-2- حل معادله به روش گوس- سایدل

2-3-3-پیاده سازی بلوک حل دستگاه معادلات

2-3-4-چیدمان حافظه در بلوک حل دستگاه معادلات

2-4-بلوک تولید ماتریس ژاکوبین

2-4-1- بیان مسئله ژاکوبین

2-4-2- ماتریس ژاکوبین

2-4-3- پیاده سازی ژاکوبین

2-4-4- طراحی قسمت کنترل ژاکوبین

2-4-5- طراحی قسمت گرادیان

فصل سوم : نتایج و بحث

3-1- نتایج روشها

3-1-1- سیستم اعداد و نرمالیزه کردن داده ها

3-1-2- ابزارهای سنتز و تحلیل و شبیه سازی مدارات

3-1-3- سنتز بلوک ضرایب کوپلینگ

3-1-4- سنتز بلوک تولید و حل دستگاه FORWARD SOLVER

3-1-5- نتایج شبیه سازی و سنتز بلوک ژاکوبین

3-1-6- نتایج کل شتاب دهنده سخت افزاری

3-2- نتیجه گیری و پیشنهادات

3-2-1- نتیجه گیری ها

3-2-2-پیشنهادات

منابع و مراجع

ضمیمه A

 ضمیمه B

ضمیمه C

چکیده انگلیسی

 

فهرست شکل ها

شکل(1-1).آرایه قطب-قطب به فرم دورچین

شکل (1-2).بلوک بندی مدل برای سیستم 16 الکترودی دو بعدی

شکل(1-3). فلوچارت باز سازی تصویر در توموگرافی مقاومت الکتریکی

شکل (1-4). مش بندی مدل

شکل (1-5). ماتریس ژاکوبین مدل همگن

شکل(1-6). مدل شبیه سازی شده T

شکل (1-7). تصویر بازسازی شده مدل T

شکل(1-8). FPGA شرکت Xilinx

شکل(1-9). عناصر حافظه در FPGA

شکل(1-10). بلوک CLB در FPGA

 شکل(1-11). دیاگرام زمانی عملکرد Slice ها

شکل(1-12). دیاگرام زمانی RAM Distributed

 شکل(1-13). بلوک حافظه درFPGA

 شکل(1-14). ساختاربلوک حافظه در FPG

شکل(1-15). دو بلوک حافظه موازی شکل(1-16). بلوک حافظه به صورت FIFO

شکل(1-17). دیاگرام زمانی عملکرد حافظه در مد اول

شکل(1-18). دیاگرام زمانی عملکرد حافظه در مد دوم

شکل(1-19). بلوک DSP48

شکل(1-20).  کنترل بلوک DSP48

شکل(1-21).  دیاگرام زمانی  بلوک DSP48

شکل(2-1). مراحل ایجاد تصویر به روش ERT

 شکل(2-2). نحوه قرار گرفتن ضرایب در داخل ماتریس

شکل(2-3). بلوک دیاگرام تولید ضرایب کوپلینگ

شکل (2-4). دیاگرام داخلی بخش ضرب و جمع کننده ها

شکل (2-5). دیاگرام داخلی تولید r2

 شکل(2-6). دیاگرام داخلی تولید D

 شکل (2-7). دیاگرام تولید Dexp

شکل(2-8). نمودار تقسیم کننده باینری 4 بیتی

شکل(2-9). دیاگرام تولید Cdiag

شکل (2-10). دیاگرام حل معادلات پتانسیل به روش گوس سایدل

شکل (2-11).  دیاگرام تولید ضرایب ژاکوبین

شکل (2-12). بلوکی با مقاومت ویژه ρ

شکل (2-13). دیاگرام داخلی قسمت گرادیان

شکل (3-1). نتایج شبیه سازی بلوک تولید ضرایب کوپلینگ

شکل (3-2).  نتایج شبیه سازی سخت افزار انالیزر الکترواستاتیکی

شکل (3-3). نتایج نرم افزار Modelsim6.0 برای چند مجهول نمونه

شکل (3-4). درصد اختلاف نسبی بین نتایج FPGA و MATLAB برای بلوک آنالایزر  الکترواستاتیکی

شکل (3-5).  نتایج شبیه سازی بلوک ژاکوبین

شکل (3-6). خطای نسبی برای کل بازه مکانی ژاکوبین

 

فهرست جداول

جدول(1-1). مشخصات ساختاری خانواده Virtex4

جدول(1-2). محتویات CLB خانواده Virtex4

جدول(3-1). استفاده از منابع سخت افزاری FPGA برای بلوک تولید ضرایب کوپلینگ

جدول (3-2). خلاصه سخت افزار استفاده شده روی FPGA بلوک آنالایزر الکترواستاتیکی

جدول (3-3). مقایسه نتایجMATLAB7.1و  Modelsim6.0

جدول(3-4). مقایسه مقدار عددی بدست آمده از بلوک ژاکوبین برای یک بازه محدود مکانی بین FPGA وMATLAB

جدول (3-5). قطعات موجود و استفاده شده FPGA بلوک ژاکوبین

جدول (3-6). نتایج سنتزکل شتاب دهنده سخت افزاری

 

منابع و مراجع

[1]        سلطانی، حمید، طراحی و ساخت سیستم توموگرافی مقاومت الکتریکی سه بعدی، کارشناسی ارشد، دانشگاه تبریز، تبریز، 1384.[2]            Tsourlos, P.I. and Ogilvy, T.D., "An algorithm for the 3-D inversion of tomographic resistivity and induced polarization data: Preliminary results ", Journal of the Balkan Geophysical society, 1999, Vol. 2, No2, pp. 30-45.

[3]        Griffiths, D. H. and Turnbull, j., "A multi-electrode array for resistivity surveying ", 1985, First Break 3(no.7), pp. 16-20.

[4]        Sasaki, Y., "Resolution of  resistivity tomography inferrede from numerical simulation", 1992, Geophysics Prospecting, Vol. 40, pp. 453-460.

[5]        Narrayan, S. and Dusseault, B. M., "Inversion techniques applied to resistivity inverse problems", 1994, Inverse Problems 10, pp. 669-686.

[6]        Day, A. and Morrison, H.F., "Resistivity Modeling for Arbitrary Shaped Three Dimensional Structure", April 1996, Geophysics, Vol. 92, No. 4.

[7]        Daily, W., Ramirez, A., Zonge, K., "A Unique Data Acquisition System for Electrical Resistance Tomography", 1996, Keystone, Proc. Symposium on the Application of Geophysics in Engineering and Environmental Problems, pp. 743-751.

[8]        Tapp, H.S., Peyton, A.J., Kemsley, E.K., Wilson, R.H., "Chemical Engineering Applications of Electrical Process Tomography", 1996, Sens. Actuators B, Vol. 92, pp. 17-24.

[9]        Loke, M.H., Barker, R.D., "Rapid Least Squares Inversion of Apparent Resistivity Pseudo sections using a Quasi-Newton Method", 1996, Geophysical Prospecting, Vol. 44, pp. 131-152.

[10]      Patterson, David A., Hennessym, John L., "Computer organization and design the hardware software interface", 2004, 3rd cd.

[11]      Griffiths, D. H. and Turnbull, j., "A multi-electrode array for resistivity surveying ", 1985, First Break 3(no.7), pp. 16-20.

[12]      Frounchi, J., Samad Zamini, K., Taghipour, H., Zarifi, M.H., Soltani, H., "A Hardware Accelerator for Electrical Resistance Tomography System", 2007, 5th World Congress on Industrial Process Tomography, Bergen, Norway

[13]      El-Kurdi, Y., Giannacopoulos, D., Gross, W.G., "Hardware Acceleration for Finite- Element electromagnetic: Efficient Sparse Matrix Floating Point Computations with FPGA", April 2007, IEEE transactions on Magnetic, Vol. 43, No 4.

[14]      Wang, X., Ziarras, S. G., "Parallel Direct Solution of Linear Equations on FPGA Based Machines", 2003, Proceeding of the International Parallel and Distributed Processing Symposium.

[15]      Kacarska, M., Andonov, D., Grnarov, A., "Processor Implementation for Pipeline Sparse Matrix", 18-20 May 1998, Electrotechnical Conference MELECON 98., 9th Mediterranean, Volume 2, vol.2, pp.  1289 – 1293.

[16]      El Gindi, H., Shue, Y.L., "on Sparse Matrix-Vector Multiplication with FPGA Based System", 2002, Proceeding of the 10th Annual IEEE Symposium on Field Programmable Custom Computing Machines.

[17]      Fujii, A., Suda, R., Nishida, A., "Parallel Matrix Distribution Library for Sparse Matrix Solvers", 2003, Proceeding of the 8th International Conference on High-Performance Computing in Asia-Pacific Region, IEEE Computer Society.

[18]      Wang, K., Kim, S., Zhang, J., "Global and Localized Parallel Preconditioning Techniques for Large Scale Solid Earth Simulations",  2003, Proceeding of the International Parallel and Distributed Processing Symposium.

[19]      Mathews, J.H., Kurtis D.F., "Numerical Methods Using MATLAB",  2005, 4th edition, New Delhi, Prentice-Hall of India.

[20]      Mathews, J.H., "Numerical Methods for Science Engineering, and Mathematics", 1987, Englewood cliffs, New Jersy, USA, Prentice-Hall, INC.

[21]      Xilinx Inc. ‘Virtex-4 user guide’, 2005, UG 070, Vo1.2.

[22]      Frounchi, J., Samad Zamini, K. and Taghipour, H., "Design and Implementation of an Electrostatic Analyzer on a FPGA for Electrical Resistance Tomography Systems", 2008,  Proc. 13th Joint International and National CSI Computer (Kish Island) .

[23]      www.cse.psu.edu/~mji, 2003, ppt. cse575-15arraymultdivide.

[24]      Matlab help.

[25]      R.Morris, G., K.Prasanna, V., "An FPGA-Based-Floating-Point Jacobi Iterative Solver", 2005, IEEE Computer Society Washington DC, USA, pp. 420-427.


دانلود با لینک مستقیم


طراحی وپیاده سازی شتاب دهنده سخت افزاری روی یک FPGA جهت سیستم توموگرافی مقاومت الکتریکی. doc

بررسی انواع FPGA های RF با تاکید بر FPRF مدل AD9361

اختصاصی از فی بوو بررسی انواع FPGA های RF با تاکید بر FPRF مدل AD9361 دانلود با لینک مستقیم و پر سرعت .

بررسی انواع FPGA های RF با تاکید بر FPRF مدل AD9361


بررسی انواع FPGA های RF با تاکید بر FPRF مدل AD9361

در این فایل پاورپوینت، انواع FPGA های RF که به FPRF معروف هستند از کارهانه های مختلف معرفی شده است. این محصولات شامل محصولات شرکت Lime مانند LMS6002 و LMS7002 است. همچنین کاربرد چندین محصول ساخته شده در جهان بوسیله FPRF معروف شرکت ANALOG DEVICES بنام AD9361 نیز نشان داده شده است. بجهت اهمیت این محصول ANALOG DEVICES، در مورد آن توضیحات مختصری ارائه می گردد:

شرکت آنالوگ دیوایس مدتی است که آی سی معروف فرستنده، گیرنده مخابراتی خود را با نام AD9361 به بازار معرفی کرده است. این آی سی، یک فرستنده  - گیرنده قدرتمند همه منظوره با تکنولوژی رادیو نرم افزار (Software Defined Radio) است. این آی سی از یک طرف به آنتن وصل شده و از طرف دیگر مستقیما به FPGA وصل می شود. بنابراین این آی سی در بخش گیرندگی خود تمامی المانهای لازم RF مانند LNA، میکسر، سینتی سایزر، فیلتر و ... را دارد. تمامی آین المانها بشکل نرم افزاری قابل برنامه ریزی است. مثلا می­توان پهنای باند فیلترهای RF را بشکل نرم­افزاری تغییر داد. همچنین گین تقویت کننده­های RF، فرکانس سینتی­سایزر (شامل مرجع دقیق، VCO، ساختار PLL و ...) و ... همگی بشکل نرم­افزاری قابل برنامه ریزی هستند. این آی سی در بخش گیرندگی دارای یک ADC قدرتمند است. همچنین پس از ADC نیز یک DDC قابل برنامه ریزی وجود دارد که شامل فیلتر FIR، Half band filter و همچنین ماژول decimator است که وظیفه down sample نمودن را بعهده دارد. تمامی پارامترهای گفته شده در بخش DDC نیز بشکل نرم افزاری قابل برنامه ریزی است.

 

در حقیقت، این آی سی نمونه کاملی از یک SDR حرفه­ای است که می­تواند از فرکانس 70MHz الی 6GHz را پوشش دهد. پهنای باند این سیستم می­تواند بین 200KHz تا 56MHz تنظیم شود. در بخش فرستندگی نیز مشابه گیرنده، تمامی المانهای لازم برای تبدیل سیگنال دیجیتال ساخته شده در FPGA به سیگنال RF قابل ارسال روی آنتن وجود دارد. در حقیقت، در بخش فرستندگی تنها ماژولی که باید به این سیستم اضافه شود، Power Amp. می­ باشد. شرکت ANALOG DEVICES از آین آی سی در ساختار Rapid prototype خود استفاده می­کند(توضیح ساختار Rapid prototyping خارج از حوصله این متن است و خواننده محترم می­تواند به مراجع علمی مربوطه مراجعه نماید). این آی سی مجهز به دو مد کنترل گین دستی (MGC)  و کنترل گین اتوماتیک (AGC) است. این کنترل گین هم در بخش آنالوگ و هم در بخش دیجیتال آی سی صورت می­ پذیرد. ضمن اینکه AGC می­تواند در دو مد Fast و Slow برنامه ریزی شود. همچنین سیستم کنترل گین در تمام بخش های آنالوگ و دیجیتال آی سی مجهز به مد جلوگیری از اشباع است. همچنین پریود اندازه­گیری توان سیگنال (RSSI  ) و تغییرات گین نیز بشکل نرم­افزاری قابل برنامه ریزی است.

بطور خلاصه می توان ای آی سی را یک فرستنده گیرنده جامع و کامل برای کاربردهای مخابراتی و راداری زیر باند 6GHZ معرفی کرد.

========================

این فایل بصورت پاورپوینت تهیه شده و دارای 13صفحه است


دانلود با لینک مستقیم


بررسی انواع FPGA های RF با تاکید بر FPRF مدل AD9361

استفاده از چیپ W5300 برای ارتباطات LAN10/100 روی برد با FPGA

اختصاصی از فی بوو استفاده از چیپ W5300 برای ارتباطات LAN10/100 روی برد با FPGA دانلود با لینک مستقیم و پر سرعت .

استفاده از چیپ W5300 برای ارتباطات LAN10/100 روی برد با FPGA


استفاده از چیپ W5300  برای ارتباطات LAN10/100 روی برد با FPGA

 شما برای برقراری ارتباط برد FPGA با کامپیوتر از طریق LAN10/100 می توانید از چیپ W5300 استفاده کنید، در این فایل شما با این قطعه و نحوه کار با آن آشنا می شوید.


دانلود با لینک مستقیم


استفاده از چیپ W5300 برای ارتباطات LAN10/100 روی برد با FPGA

مجموعه کتاب های برنامه نویسی FPGA به زبان VERILOG

اختصاصی از فی بوو مجموعه کتاب های برنامه نویسی FPGA به زبان VERILOG دانلود با لینک مستقیم و پر سرعت .

مجموعه کتاب های برنامه نویسی FPGA به زبان VERILOG


مجموعه کتاب های برنامه نویسی FPGA به زبان VERILOG

مجموعه 8 کتاب الکترونیکی آموزش Verilog

 

1)VERILOG® QUICKSTART A Practical Guide to Simulation and Synthesis in Verilog

 


2)FPGA PROTOTYPING BY VERILOG EXAMPLE Xilinx SpartanTM-3 Version


3) Verilog HDL: A Guide to Digital Design and Synthesis, Second Edition

 

4) Digital VLSI Systems Design A Design Manual for Implementation of Projects on FPGAs and ASICs Using Verilog


5) Digital System Design with SystemVerilog

 

6)Fundamentals of Digital Logic with Verilog Design

 

7)Verilog Tutorial By Deepak Kumar Tala

 

8)Advanced  FPGA Design Architecture, Implementation, and Optimization




دانلود با لینک مستقیم


مجموعه کتاب های برنامه نویسی FPGA به زبان VERILOG

دانلود پروژه بررسی FPGA و کاربرد های آن

اختصاصی از فی بوو دانلود پروژه بررسی FPGA و کاربرد های آن دانلود با لینک مستقیم و پر سرعت .

دانلود پروژه بررسی FPGA و کاربرد های آن


دانلود پروژه بررسی FPGA و کاربرد های آن

مقدمه:

امروزه با پیشرفت در زمینه ساخت قطعات قابل برنامه ریزی در روشهای طراحی سخت افزار تکنولوژی V LSIجایگزین SSI شده است.رشد سریع الکترونیک سبب شده است تا امکان طراحی با مدارهای مجتمعی فراهم شود که درآنها استفاده از قابلیت مدار مجتمع با تراکم بالا و کاربرد خاص نسبت به سایر کاربردهای ان اهمیت بیشتری دارد. از اینرواخیرا مدارهای مجتمع با کاربرد خاص( Integrated Circuit (Application Specific به عنوان راه حل مناسبی مورد توجه قرار گرفته است(ASIC) وروشهای متنوعی در تولیداین تراشه ها پدیدآمده است.در یک جمع بندی کلی مزایای طراحی به روش A SIC عبارت است از :

  • کاهش ابعاد و حجم سیستم
  • کاهش هزینه و افزایش قابلیت اطمینان سیستم که این امر ناشی ازآن است که بخش بزرگی از یک طرح به داخل تراشه منتقل میشود وسبب کاهش زمان ، هزینه مونتاژ راه اندازی ونگهداری طرح می شود و در نتیجه قابلیت اطمینان بالا میرود.
  • کاهش مد ت زمان طراحی وساخت وعرضه به بازار
  • کاهش توان مصرفی ,نویز واغتشاش
  • حفاظت از طرح:سیستم هایی مه با استفاده از تراشه های استاندارد ساخته می شوند به علت وجود اطلاعات کامل در مورد این تراشه ها به راحتی از طریق مهندسی معکوس قابل شناسایی و مشابه سازی هستند.در عین حال امنیت طرح در تجارت از اهمیت زیادی بر خوردار است و اکثر طراحان مایلند تا از این بابت اطمینان حاصل کنند .

اولین تراشه قابل برنامه ریزی که به بازار عرضه شد ، حافظه های فقط خواندنی برنامه پذیر PROM)) بود که خطوط آدرس به عنوان ورودی وخطوط داده به عنوان خروجی این تراشه ها تلقی می شد. PROM شامل دسته ای از گیتهای AND ثابت شده(غیر قابل برنامه ریزی ) که به صورت رمز گشا بسته شده اند و نیز یک ارایه O R قابل برنامه ریزی است.

از آنجایی که PROM دارای قابلیت های لازم برای پیاده سازی مدارهای منطقی نمی باشد، از این تراشه ها بیشتر به عنوان حافظه های قابل برنامه ریزی استفاده می شود.

این قطعات دارای دو آرایه قابل برنامه ریزی AND,OR هستند .در سال 1920 Philips, ساختار PLA را به بازار عرضه کرد که دواشکال ان هزینه گران ساخت ان وسرعت کم آن بود.

شرکت Memories   Monolitic برای پوشش دادن اشکالات PLA ساختار آرایه قابل برنامه ریزی منطقی PAL را به بازار عرضه کرد. PAL شامل یک آرایه AND قابل برنامه ریزی و یک OR تثبیت شده است.

PALهای استاندارد،آرایشهای متفاوتی دارند که هر یک از آنها توسط عددی یکتا مشخص می شوند.این عدد همیشه با پیشوند PAL شروع می- شود .دو رقم بعدازPAL , تعداد ورودیها را نشان می دهد که شامل خروجیهایی است که به صورت ورودی به کار روند.حرف بعد از تعداد ورودیها نوع خروجی را نشان می دهد:

L یعنی فعال پایین, H یعنی فعال بالا و P یعنی قابل برنامه ریزی .

یک یا دو عد د بعدی که بعد از نوع خروجی قرار می گیرد،تعداد خروجیهاست. به عنوان مثال PAL10L8 دارای 10 ورودی و8 خروجی فعال پایین است.

علاوه بر این شماره PALمی تواند پسوند هایی برای تعیین سرعت ،نوع بسته بندی و حوزه حرارتی داشته باشد.

بعد از PAL، یکی از تراشه های منطقی قابل برنامه ریزی PLD(Programable Logic Device) که در بسیاری از کاربرد ها،جایگزین مدارهای MSI,LSI با عنوان آرایه عمومی منطقی GAL)) به بازار عرضه شد.

GAL(Generic Array Logic) شامل آرایه ای قابل برنامه ریزی از گیت های AND است که به گیتهای OR متصل شده است.

درGAL به جای فیوزاز سلولهایی از نوع CMOS که قابل پاک شدن به صورت الکتریکی هستند (E2CMOS) هستند استفاده شده است.

GAL آرایشهای متنوعی دارد که هر یک توسط شماره یکتایی مشخص می شود.این شماره ،همواره با پیشوند GAL آغاز میشود دو رقم اولیه که بعد از پیشوند GAL می آید تعداد ورودیها را نشان می دهند که خروجیها یی که میتوانند به عنوان ورودی نیز به کار روند را در بر دارد.حرف V که بعد از ورودیها می اید،خروجی متغیر و یک یا دو رقم بعد از آن، تعداد خروجیها را نشان می دهد.

به عنوان مثال GAL1 6V 8 دارای 16 ورودی و 8 خروجی متغیر است.

به همراه تراشه های قابل برنامه ریزی ASIC قابل ماسک MPGA(Masked Programmable Gate Array) نیز شروع به رشد کرد که به صورت ارایه أی از ترانزیستور های پیش ساخته هستند و برای پیاده سازی مدارهای منطقی ، در کارخانه های سازنده به یکدیگر متصل می شوند.ظرفیت آنها طی ده سال ، از حدود هزار گیت به مرز چند ده هزار گیت رسید.

پیشرفت در ابزار های طراحی و نیز تراشه های قابل برنا مه ریزی منجر به عرضه FPGA شد.....

 

56 صفحه فایل ورد قابل ویرایش با فونت 14

 

مقدمه

ساختار کلی  FPGA

مقایسه FPGA با MPGA

مراحل پیاده سازی یک طرح بر روی F PGA

جایگزینی و سیم کشی اتصالات داخلی

انواع متفاوت معماری های F PGA

معیارهای اساسی انتخاب واستفاده ازF PGA

تکنولوژی های مختلف برنامه ریزی

استفاده از S RAM

استفاده از Anti_Fuse

استفاده از تکنولوژی های گیت شناور( E EPROM, EPROM )

معماری بلوکهای منطقی

اثر معماری بلوکهای منطقی بر کارایی F PGA

معماری اتصالات قابل برنامه ریزی

تراشه های قابل بر نامه ریزیCPLD

مقایسه FPGA ها و CPLD ها

انواع PLD ها

مقایسه معماری CPLD ها و FPGA ها

مقایسه CPLD ها و FPGA از نظر اتصالات داخلی

بهره برداری از گیت های منطقی

تکنولوژی ساخت تراشه

زبان توصیف سخت افزاری AHDL

نمادها

اسامی در AHDL

گروهها

محدوده و زیر محدوده گروهها

عبارات بولی

عملگرهای منطقی

عملگرهای حسابی

مقایسه گرها

حق تقدم در عملگرهای بولی و مقایسه گرها

گیتهای استاندارد(ساده)

بافر TRI

ماکروفانکشن ها

پورتها

نگاهی گذرا به VHDL

ویژگیهای زبان VHDL

دستورات زبان VHDL

مراحل پیاده‌سازی برنامه‌های VHDL در FPGA

 


دانلود با لینک مستقیم


دانلود پروژه بررسی FPGA و کاربرد های آن